Fpga Prototypage d'Un Outil d'Assertions en Systemverilog pour la Validation de Forme d'Onde H/F

Description de l'offre

Description

Au sein du Pôle Métier FPGA intégré à l'entité Electronique de navigation, le candidat aura pour mission de prototyper un modèle de simulations FPGA afin de valider le fonctionnement des interfaces numériques externe d'un FPGA quelconque selon un chronogramme d'entrée. Accompagné par son tuteur métier, le candidat réalisera l'étude des interfaces numériques les plus communes, puis proposera et prototypera un modèle de simulation permettant de valider le fonctionnement d'une interface numérique suivant le comportement définis dans un chronogramme. Le candidat doit avoir de bonnes connaissances en simulation RTL. Ce stage est idéal pour découvrir et gagner des connaissances en microélectronique et en validation/verification FPGA !

Date de début

24 sept., 2025

Profil

Étudiant(e) d'une université ou école d'ingénieur avec une spécialisation en conception FPGA, vous disposez : - d'une bonne connaissance des langages de description HDL (Verilog ou systemVerilog de préférence) - d'une bonne autonomie sur la simulation RTL La connaissance des langages de script Python/Tcl, de l'outil Make, de l'outil de gestion de configuration Git, des méthodologies de vérification UVM sont un plus. compétence transversales / savoir être : - aptitude à transmettre et partager l'information - organisé et rigoureux - autonome - bon relationnel, bonne communication - curieux et passionné par les sujets FPGA.

Répartition du temps de travail

Full time

Fonction

Ingenierie_telecom

Formation

RJ/Qualif/Ingenieur_B5

Secteur

Ind_aero