FPGA : Prototypage d'un outil d'assertions en SystemVerilog pour la validation de forme d'onde F/H

Description de l'offre

FPGA : Prototypage d'un outil d'assertions en SystemVerilog pour la validation de forme d'onde F/H

Détail de l'offre

Informations générales

Entité de rattachement

Safran est un groupe international de haute technologie opérant dans les domaines de l'aéronautique (propulsion, équipements et intérieurs), de l'espace et de la défense. Sa mission : contribuer durablement à un monde plus sûr, où le transport aérien devient toujours plus respectueux de l'environnement, plus confortable et plus accessible. Implanté sur tous les continents, le Groupe emploie 100 000 collaborateurs pour un chiffre d'affaires de 27,3 milliards d'euros en 2024, et occupe, seul ou en partenariat, des positions de premier plan mondial ou européen sur ses marchés.

Safran est la 2ème entreprise du secteur aéronautique et défense du classement « World's Best Companies 2024 » du magazine TIME.

Safran Electronics & Defense propose à ses clients des solutions d'intelligence embarquée leur permettant d'appréhender l'environnement, de réduire la charge mentale et de garantir une trajectoire, même en situation critique, ce dans tous les environnements : sur terre, en mer, dans le ciel ou l'espace. La société met les expertises de ses 13 000 collaborateurs au service de ces trois fonctions : observer, décider et guider, pour les marchés civils et militaires.

Parce que nous sommes persuadés que chaque talent compte, nous valorisons et encourageons les candidatures de personnes en situation de handicap pour nos opportunités d'emploi.

Référence

ERA-26-DT- STA-185337-163790

Description du poste

Intitulé du poste

FPGA : Prototypage d'un outil d'assertions en SystemVerilog pour la validation de forme d'onde F/H

Type contrat

Stage

Durée du contrat

6

Statut (CSP)

Etudiant

Temps de travail

Temps complet

Parlons de votre future mission

Au sein du Pôle Métier FPGA intégré à l'entité Electronique de navigation, le candidat aura pour mission de prototyper un modèle de simulations FPGA afin de valider le fonctionnement des interfaces numériques externe d'un FPGA quelconque selon un chronogramme d'entrée.

Accompagné par son tuteur métier, le candidat réalisera l'étude des interfaces numériques les plus communes, puis proposera et prototypera un modèle de simulation permettant de valider le fonctionnement d'une interface numérique suivant le comportement définis dans un chronogramme.

Le candidat doit avoir de bonnes connaissances en simulation RTL.

Ce stage est idéal pour découvrir et gagner des connaissances en microélectronique et en validation/verification FPGA !

Mais encore ? (avantages, spécificités, …)

Les missions principales à construire avec l'aide de votre tuteur :

· 
Etudier les différentes solutions possible au problème de la validation d'une interface numérique en SystemVerilog

· 
Déterminer une méthodologie permettant de retranscrire un chronogramme en une liste d'assertions SystemVerilog

· 
Développer, puis tester en simulation le modèle de simulation proposé sur des interface numérique communes (SPI, I2C,...)

· 
Identifier les étapes de la méthodologie pouvant faire l'objet d'une automatisation par un outil et, si le temps le permet, amorcer le développement d'un prototype de cet outil.

Parlons de vous

Étudiant(e) d'une université ou école d'ingénieur avec une spécialisation en conception FPGA, vous disposez :

· 
d'une bonne connaissance des langages de description HDL (Verilog ou systemVerilog de préférence)

· 
d'une bonne autonomie sur la simulation RTL

La connaissance des langages de script Python/Tcl, de l'outil Make, de l'outil de gestion de configuration Git, des méthodologies de vérification UVM sont un plus.

compétence transversales / savoir être :

· 
aptitude à transmettre et partager l'information

· 
organisé et rigoureux

· 
autonome

· 
bon relationnel, bonne communication

· 
curieux et passionné par les sujets FPGA.

Localisation du poste

Localisation du poste

Europe, France, Ile de France, VAL D'OISE (95)

Ville

21 avenue du Gros Chêne 95610 ERAGNY-SUR-OISE

Critères candidat

Niveau d'études min. requis

BAC+5

Niveau d'expérience min. requis

Jeune diplômé-e/Première expérience