Le projet Quantum Silicon Grenoble (QSG), incluant le CEA-LETI, CEA-IRIG et l'Institut Néel, vise à réaliser un accélérateur quantique à base de bits quantiques (qubits) en silicium. Dans ce cadre, la maturité des procédés technologiques sur silicium (ex : CMOS) est un avantage pour la mise à l'échelle rapide de ces qubits. Toutefois, les conditions de fonctionnement des qubits (températures cryogéniques ≤ 1K, hautes fréquences de l'ordre du GHz, forte densité de signaux) nécessitent le développement de briques technologiques adaptées, en particulier, pour le routage des signaux d'entrée et de sortie des qubits vers une électronique de contrôle. Les métaux supraconducteurs sont des candidats idéaux pour remplir cette fonction. En effet, l'annulation de leur résistance à basses températures permet de lever les contraintes de dimensionnement des pistes de routage et d'en augmenter ainsi la densité. La faible conductivité thermique des supraconducteurs permet de protéger les qubits de l'échauffement généré par l'électronique de contrôle embarquée à proximité dans le cryostat. Enfin, la faible dispersion de ces métaux est également favorable à la transmission de signaux hautes fréquences.

L'objectif du stage est de développer un procédé de fabrication de pistes de routage à base de métaux supraconducteurs sur silicium. Pour cela, votre activité se concentrera sur les points suivants :

-Formation au travail en salle blanche,
-Fabrication d'échantillons,
-Caractérisations morphologiques et structurales,
-Participation aux caractérisations électriques, à température ambiante et à basses températures, et analyse des données.
La fabrication des échantillons sera réalisée dans les salles blanches de la Plateforme de Technologie Amont (PTA). Vous serez intégré au laboratoire d'intégration 3D du CEA-LETI et bénéficierez des collaborations existantes avec le CEA-IRIG et l'Institut Néel au sein de l'équipe QSG.

Si vous êtes intéressé, merci d'envoyer votre CV et lettre de motivation à jean.charbonnier@cea.fr