Détection par un terminal médical d'un signal de resynchronisation temporelle entre deux imp H/F (Composants et équipements électroniques)

Description de l'offre

Domaine : Composants et équipements électroniques

Contrat : Stage

Description du poste :

Contexte
Le CEA-Grenoble conduit des recherches dans le domaine des technologies “sans contact” HF (13.56 MHz) pour diverses applications : objets enfouis dans le sol, implants médicaux, systèmes tournants etc... Le stage s’inscrit dans le cadre du projet BCI (Brain Computer Interface). Grâce à deux implants cérébraux, des données d’électrocorticogramme (EcoG, enregistrement de l’activité des neurones du cortex) sont extraites du cerveau d’un patient tétraplégique vers un terminal médical qui les traite afin de piloter un exosquelette. Outre les données cérébrales acquises par les implants, ceux-ci doivent régulièrement envoyer des signaux de synchronisation au terminal centralisateur afin d’éviter toute dérive temporelle du système. Ces données sont envoyées par un lien radiofréquence à 13.56 MHz. Le terminal possède une fonction permettant de récupérer ces données avec une latence minimale (numérisation et démodulation) grâce à un ADC et un FPGA.
Le CEA souhaite faire évoluer le système BCI vers un système plus léger et plus portable pour le patient. Les développements actuels visent alors à réduire consommation et encombrement du terminal, passant par l’optimisation de toutes les briques du terminal médical.

Objectif
L’objectif du stage est de réaliser une nouvelle version de la brique synchronisation pour s’intégrer dans un nouveau terminal plus léger et plus portable. Cette nouvelle version devra être optimisée en consommation et en encombrement tout en conservant les performances actuelles.

               Le travail consistera en premier lieu en une bibliographie autour des différentes solutions envisagées, un compromis devra être trouvé au niveau protocole entre complexité d’implémentation matérielle et logicielle ainsi que sureté de fonctionnement
Ensuite la solution retenue sera mise en œuvre en implémentant d’abord la sous-brique de numérisation/démodulation. Enfin, après avoir choisi une cible (FPGA ou CPLD), le traitement des données sera codé en VHDL. A l’issu du stage, un démonstrateur sur paillasse en version éclatée (cartes d’évaluation) permettra de valider la réception de ce signal de synchronisation.
 
Compétences
Les compétences requises pour le stage sont les suivantes :
Electronique numérique
Langage VHDL (FPGA)
Langage C (microcontrôleur STM32)
Electronique analogique


Etudiant en 3ème année d'école d'ingénieur
Electronique numérique

Ville : Grenoble