Algorithme d'optimisation du placement des transistors nanofils stackés ds portes logiques H/F
Stage Grenoble (Isère) Conception / Génie civil / Génie industriel
Description de l'offre
Détail de l'offre
Informations générales
Entité de rattachement
Le Commissariat à l'énergie atomique et aux énergies alternatives (CEA) est un organisme public de recherche.Acteur majeur de la recherche, du développement et de l'innovation, le CEA intervient dans le cadre de ses quatre missions :
. la défense et la sécurité
. l'énergie nucléaire (fission et fusion)
. la recherche technologique pour l'industrie
. la recherche fondamentale (sciences de la matière et sciences de la vie).
Avec ses 16000 salariés -techniciens, ingénieurs, chercheurs, et personnel en soutien à la recherche- le CEA participe à de nombreux projets de collaboration aux côtés de ses partenaires académiques et industriels.
Référence
2018-7423Description de l'unité
A Grenoble, au centre des Alpes, le LETI est un institut de recherche appliquée en micro et nanotechnologies, technologies de l'information et de la santé.
Interface privilégiée du monde industriel et de la rechercher académique, il assure chaque année le développement et le transfert de technologies innovantes dans des secteurs variés via des programmes de recherche utilisant nos plateformes techniques.
Au coeur du Campus d'innovation MINATEC, le Leti est un centre de recherche appliquée en microélectronique et en technologies de l'information et de la santé. Interface privilégiée du monde
industriel et de la recherche académique, il assure chaque année le développement et le transfert de technologies innovantes dans des secteurs variés. Au sein du Leti, le département DCOS (Composants Silicium) regroupe plusieurs laboratoires tels que le LMDK (Layout Mask Design Kit) qui est en charge de promouvoir les technologies émergentes du Leti (FDSOI, Mémoires Non-Volatiles, 3D, Photonique, Microsystèmes,…) à travers la conception de masques, le développement de Design Kits ainsi que la mise en place de librairies de cellules standards.
Délai de traitement
2 mois
Description du poste
Domaine
Technologies micro et nano
Contrat
Stage
Intitulé de l'offre
Algorithme d'optimisation du placement des transistors nanofils stackés ds portes logiques H/F
Sujet de stage
Algorithme d'optimisation du placement des transistors nanofils
stackés dans les portes logiques
Durée du contrat (en mois)
6
Description de l'offre
Ce stage a pour but d’étudier l’impact de l’utilisation de nanofils stackés 3D sur les méthodes actuelles de conception de circuit intégrés numériques et en particulier sur les portes logiques. Nous proposons de développer un algorithme pour optimiser le placement des nanofils dans les cellules standards en réduisant au maximum l’utilisation du routage métal. La première partie du stage consistera à prendre en main l’environnement de conception, les informations technologiques et établir un cahier des charges de description des portes logiques. La deuxième partie du stage verra le codage proprement dit de l’algorithme dans un langage à définir en vue de son intégration dans le flot de conception du laboratoire. Enfin, la troisième et dernière étape consistera à intégrer dans le flot existant les outils développés dans ce stage et à les évaluer sur un ensemble représentatif de portes logiques pour pouvoir évaluer les gains potentiels en routage dans le cadre du design d’un circuit numérique de référence. Une connaissance des outils Cadence (Virtuoso schematic et layout, si possible Skill) est souhaitée.
MERCI DE TRANSMETTRE DIRECTEMENT VOTRE CANDIDATURE A
Profil recherché
Profil du candidat
PFE école ingénieur ou M2