Ingénieur Hardware FPGA
- MaintenantEnergie / Matériaux / Mécanique 2017 – Elsys-Design (ANSALDO), Cachan – En cours
Evolution d’une carte de traitement d’un système de surveillance du trafic ferroviaire.
• Développement d’un FPGA Zynq Ultrascale+ de Xilinx
• Développement de 2 FGPA Cyclone 10 d’Intel Altera.
• Codage et Réalisation des tests Bench et simulation sous Modelsim
• Implémentation sous Vivado
• Implémentation sous Quartus
• Rédaction des documents de Conception et validation
• Intégration sur carte
Environnement technique : VHDL, Intel-Altera (Cyclone 10) Quartus, Xilinx (Zynq Ultrascale+) Vivado.
2014 - 2017 – Elsys-Design (SAFRAN), Cachan / Argenteuil / Eragny – 20 Mois
Intégration d’un Plateau de développement pour SAGEM Argenteuil sur différents projets :
CPLDs d’acquisition vidéo sur des Capteurs SONY et ULIS pour une restitution en CameraLink.
• Adaptation spécifique au projet d’un CPLD commun sur le traitement vidéo.
• Implémentation sous DIAMOND.
• Rédaction des documents de validation
• Intégration sur carte
• Expertises sur site client.
• Facturation
• Gestion de projet
Environnement technique : VHDL, Lattice (MACHXO3), DIAMOND, iCEcube, CameraLink.
FPGAs maquettes et démonstrateurs de restitution de flux vidéo issus de caméras type CameraLink ou HD-SDI et de métadonnées issues de capteurs externes.
• Adaptation spécifique au projet d’un FPGA commun sur le traitement vidéo.
• Réalisation de driver software pour le pilotage de registre du FPGA via NIOS II.
• Implémentation sous QUARTUS
• Rédaction des documents de validation
• Intégration sur carte
Environnement technique : VHDL, Altera (Cyclone V), QUARTUS, CameraLink, UART, SPI, HD-SDI.
Réalisation de script et d’outils d’automatisation pour le métier FPGA.
• Script de génération de drivers software.
• Maquettage d’un modèle de caméra configurable.
Environnement technique : VHDL, TCL/TK, PYTHON Altera (Cyclone V), QUARTUS, CameraLink, HD-SDI.
2014 – Elsys-Design (SAFRAN), Cachan / Argenteuil – 4 Mois
Evolution de cartes d’acquisitions d’images issues de caméras type CameraLink pour passer de 6 caméras identiques à 4 caméras de 3 types différents
• Rédaction des spécifications techniques et des documents de conception
• Adaptation du FPGA à 2 nouvelles caméras type Cameralink.
• Synchronisation de flux fonctionnant à différentes fréquences
• Concaténation des flux
• Ajout de DDR3 due aux caméras asynchrones.
• Codage et Réalisation des tests Bench et simulation sous Modelsim
• Implémentation sous VIVADO
• Rédaction des documents de validation
• Intégration sur carte
• Support aux équipes software
Environnement technique : VHDL, Xilinx (Artix7), VIVADO, CameraLink, DDR3, UART.
2013 – Elsys-Design (THALES), Cachan – 1 Mois
Mise à jour d’un CPLD de logique simple suite à une obsolescence de technologie
• Réalisation de différentes fonctions logiques
• Codage et Réalisation des tests Bench et simulation sous Modelsim
• Implémentation sous ISE
Environnement technique : VHDL, Xilinx (Spartan-6), ISE.
2012 - 2013 – Elsys-Design (SAFRAN), Cachan – 10 Mois
Réalisation d’une carte d’interfaçage entre l’ordinateur de bord et le reste du système d’un hélicoptère via une communication PCIe.
• Utilisation de l’AXI4 de Xilinx pour la passerelle entre les différentes interfaces.
• Réalisation d’une interface basée sur le protocole HDLC.
• Réalisation d’une interface basée sur le protocole ARINC429.
• Réalisation d’une interface basée sur le protocole UART.
• Réalisation d’une interface basée sur le protocole SPI.
• Codage et Réalisation des tests Bench et simulation sous Modelsim
Environnement technique : VHDL, Xilinx (Kintex), ISE.
Assistance sur des projets utilisant des Caméra type CameraLink.
• Réalisation d’un bloc de traitement d’image (redimensionnement, position)
• Codage
• Réalisation des tests Bench et simulation sous Modelsim
Environnement technique : VHDL, Xilinx (Artix7), ISE.
Mise à jour d’un CPLD de surveillance et de servitude suite à une obsolescence de technologie.
• Bloc de surveillance des discret d’entrée.
• Créer la logique des commandes pour piloter les moteur gyro.
• Génération d’une sinusoïde pour commander une fonction analogique
• Excitation Détecteur via une interface SPI.
• Codage et Réalisation des tests Bench et simulation sous Modelsim
• Implémentation sous DIMAOND.
Environnement technique : VHDL, Lattice (MachXO2), DIAMOND.