Réalisation d'un désérialiseur et conception d'un CDR BiCMOS 0.25 um SiGeC (stage de fin d'études)
- Energie / Matériaux / Mécanique - Réalisation d'un clock data recovery (CDR) en technologie BiCMOS 0.25um :
* Etude préliminaire sous Modelsim en VHDL
* Réalisation du montage du CDR en CMOS 0.25um et ECL (Emitter Coupled Logic)
* Comparaison des performances de vitesse du CDR en technologie CMOS 0.25um et ECL sous Virtuoso
* Routage manuel du CDR en ECL sous Virtuoso
- Etude du désérialiseur