Stage BAC+5: Ingénieur(e) pour un projet d'Interconnect Générique et d'Inférence mémoire en FPGA (H/F)

Description de l'offre

QUI SOMMES-NOUS ?

Rejoignez Thales, leader mondial des technologies de sûreté et de sécurité pour les marchés de l'Aérospatial, du Transport, de la Défense et de la Sécurité . Fort de 62 000 collaborateurs dans 56 pays , le Groupe bénéficie d'une implantation internationale qui lui permet d'agir au plus près de ses clients, partout dans le monde .

L' activité avionique rassemble 10 000 collaborateurs qui œuvrent à fournir des équipements et des systèmes de pointe pour toute la chaîne de l' aéronautique civile, militaire .

Le site de Bordeaux développe et réalise des équipements et des systèmes de cockpit pour les programmes civils et militaires.

L'Équipe de Développement FPGA et cartes électronique recherche un/une Stagiaire Ingénieur(e) pour un projet d'Interconnect Générique et Inférence mémoire en FPGA (H/F)

Basé(e) à Bordeaux.

QUI ETES-VOUS ?

Vous étudiez en dernière année d'école d'Ingénieur ou une formation équivalente ?
Vous avez de bonnes connaissances en architecture matérielle et en langage VHDL?
Vous avez un intérêt pour le secteur aéronautique?
De par votre formation, vous avez de bonnes connaissances des outils FPGA (Modelsim, Xilinx, Altera, Microsemi)?
Rigueur, esprit de synthèse et autonomie sont des atouts que l'on vous reconnaît?

CE QUE NOUS POUVONS ACCOMPLIR ENSEMBLE :

En nous rejoignant, vous vous verrez confier les missions suivantes :

L'interconnexion des IP et fonctions composant de nos FPGA est un élément clé pour garantir les performances du système et cela prend une part croissante de nos designs. Le but du stage est de proposer une architecture d'InterConnect générique permettant de répondre à cette problématique en fonction de la topologie du système. Vous étudierez les différents protocoles utilisés dans le service (AXI, APB, Avalon) et développerez des bridges permettant de passer de l'un à l'autre (prise en compte des largeurs de bus, domaines d'horloge) ainsi qu'une méthode de gestion de l'arbitrage.

Dans nos designs FPGA, nous avons besoins d'inférer des mémoires. L'inférence des mémoires est souvent liée à l'architecture interne du FPGA et il est difficile de pouvoir utiliser une description VHDL générique. Le but est donc de mettre en œuvre des descriptions VHDL synthétisable pour l'inférence de RAM et de FIFO compatible avec les différents fabricants de FPGA (Altera, Xilinx, Microsemi). La description devra donc s'inspirer des règles d'inférence identifiées par les fabricants FPGA et être testé sur les plateformes (synthèse, simulation, placement et routage).

A ce titre, vous serez en contact direct avec des utilisateurs et devra gérer les évolutions / corrections du logiciel.

La perspective de rejoindre un Groupe innovant vous motive ? Alors rejoignez-nous en postulant à cette offre .

Vous souhaitez en savoir plus sur l'activité avionique ? Cliquez ici .