STAGE-Intégration BEOL pour des méthodes de découpe par plasma pour les produits eNVM en 40 nm M/F

Description de l'offre

General information

Reference

2022-27509  

Job level

090 -Administrative Non-Exempt

Position description

Posting title

STAGE-Intégration BEOL pour des méthodes de découpe par plasma pour les produits eNVM en 40 nm M/F

Regular/Temporary

Temporary

Contract duration (nb of months)

6

Job description

 

Les méthodes conventionnelles de découpe des plaques de silicium sont basées sur des techniques de sciage mécanique ou d’ablation laser. Des méthodes alternatives basées sur des techniques de gravure plasma du silicium ont été proposées pour les produits mémoires embarquées en 40 nm afin de réduire la taille des chemins de découpe et augmenter la surface active des puces au sein d’une plaque. Cette méthode demande tout de même une étape préalable d’ablation laser permettant de retirer les diéléctriques intermétalliques dans les chemins de découpe. L’intégration des rainures dites « grooves » lors des étapes BEOL dans les chemins de découpe est proposée afin d’alléger voire supprimer l’étape d’ablation laser. Des études de faisabilité, de caractérisation et de mise au point de l’architectures dite « total groove » permettant de supprimer l’étape de laser seront menées au sein de l’équipe Integration des Procédés R&D.

 

Dans ce cadre, votre mission consistera à :

- Faire une étude bibliographique exhaustive afin de situer au mieux le sujet et sa complexité.

- Faire une analyse de risques liés à l’intégration de l’architecture « Full Groove » et leur compatibilité avec les étapes de réalisation des plots de connexion et la fiabilité des oxydes Ultra-Low K en 40 nm.

- Définir les expériences à réaliser sur silicium, observer et caractériser au microscope électronique l’impact de chaque étape d’intégration sur les plots, sur les oxydes ULK et sur les grooves.

- Mesurer l’impact de l’introduction des grooves sur la planéité des plaques de silicium.

- Caractériser l’état de surface des plots d’interconnexion et faire une analyse de construction des grooves.

- Evaluer l’impact de l’intégration sur les performances électriques RC et la fiabilité des interconnexions métalliques et des diéléctriques ULK du produit.

- Proposer une intégration robuste en termes de morphologie, de contraintes mécaniques, de l’état de surface des plots et de performances électriques permettant de réduire le nombre d’étapes.

 

L’ensemble du sujet vous permettra d’acquérir une bonne expérience sur le métier d’Ingénieur d’Intégration des Procédés R&D. Vous intégrerez une équipe multidisciplinaire et vous participerez également aux différents groupes de travail mis en place dans le cadre du développement et qualification de ces architectures.  

Profile

Master II ou 3ème année d’école d’ingénieur en physique des semi-conducteurs ou microélectronique à la recherche d’un stage de fin d’études

Formation physique des dispositifs semi-conducteurs, physique des matériaux, électronique ou équivalent

Des connaissances en procédés de la microélectronique, design ou masque sont en plus

Niveau d’anglais : anglais technique

Travail en équipe

Votre curiosité, votre respect des procédures mais aussi votre sens de l’initiative pour la résolution des problèmes seront des atouts indispensables.

Position location

Job location

Europe, France, Crolles

Candidate criteria

Education level required

5 - Master degree

Experience level required

Less than 2 years

Languages

·  French (3- Advanced)
·  English (3- Advanced)

Requester

Desired start date

01/02/2023