Évaluation et optimisation du RISC-V pour le calcul vectoriel dédié aux systèmes de télécommunications (Technologies micro et nano)

Description de l'offre

Domaine : Technologies micro et nano

Contrat : Stage

Description du poste :

Le laboratoire LSHD (Laboratoire Systèmes sans fil Haut Débit) réalise des études d'architecture et du prototypage de systèmes complets (matériel et logiciel) pour les futurs systèmes de télécommunications. Les plateformes de développement de type circuit Xilinx de la famille Zynq sont de plus en plus utilisées notamment pour accélérer le développement en associant un FPGA avec un Linux embarqué. La migration de blocs numériques vers des implémentations logicielles devient nécessaire notamment pour simplifier et rendre modulaire les systèmes de télécommunications. Le couple Débit/Latence est de plus en plus exigeant, rendant les développements logiciels sur un système d’exploitation non temps réel difficile.
Dans cette optique, nous avons mis en place sur cible FPGA un environnement de prototypage Matériel/Logiciel se basant sur le processeur Open Source RISC-V. Lequel est amené à exécuter des implémentations logicielles de bloc numériques, et des fonctionnalités logicielles temps réel.
L'objet du stage proposé est d'évaluer et d’optimiser les performances de ce processeur pour des applications de télécommunications, particulièrement pour le calcul vectoriel.
Il sera demandé, dans un premier temps, de prendre en main l’environnement de prototypage Matériel/Logiciel se basant sur le processeur Open Source RISC-V. Dans un second temps, d’évaluer le système existant, de proposer un plan d’action pour optimiser ces performances et de mettre en place les propositions tout en les évaluant. Pour terminer, une mise en œuvre fonctionnelle dans le cadre d’un projet du laboratoire peut être envisagée selon les performances atteintes.


Un profil ayant une double compétence matériel (conception numériques) et logiciel (développement embarqué) est privilégié.

Ville : Grenoble